Skip to content 
PCB 设计
4 层高密度主板 PCB Layout 设计
关键成果
4 层
板层数
0.35mm
最小 QFN 间距
1 次
打样通过
项目背景
受智能硬件客户委托完成一块 4 层高密度主板的 PCB Layout 设计。客户提供原理图与结构要求，我们负责布局布线、叠层设计、阻抗控制与生产文件输出。板卡集成 RV1103 主控、5 口以太网交换芯片（RTL8305NB）与网络变压器、SPI NAND 存储、多路电源以及第三方无线模组，功能密度高而布线空间有限。
设计约束
- 空间极度紧张：板框仅 60×40mm，主控为 0.35mm 引脚间距的 QFN-88 封装，板上大量采用 0201 封装器件；
- 多电源域：从 24V 输入到主控核心电压，板上近 10 路电源轨，需要合理分区与去耦；
- 阻抗控制：以太网与 USB 差分对需受控阻抗，且以太网要经过网络变压器，参考平面不能被打断；
- 接口与模块分区：板上集成以太网接口与第三方无线模组，接口区、射频区与功率区需要提前规划；
- EMC 与防护：板上有共模电感、ESD 阵列与输入端保护器件，摆放位置与走线都会影响效果；
- 可制造性：0201 器件对焊盘设计与 DFM 规则要求高。
设计要点
叠层与阻抗设计
确定 4 层叠层结构，明确信号层与参考平面关系；以太网差分对按 100Ω、USB 差分对按 90Ω 做阻抗控制。
0.35mm 间距 QFN 出线
采用焊盘间走线配合就近过孔进内层的策略完成出线，优先扇出电源与地引脚，保证内层平面完整。
电源与平面规划
按电源域划分区域，各轨就近放置去耦电容；核心电源与 DDR 电源单独规划平面，减少相互干扰。
差分与隔离
以太网差分对全程等长并保持参考平面连续；变压器两侧做隔离处理，跨分割处避免布线。
晶振与敏感电路
两处晶振（25MHz 与 24MHz）就近主芯片放置并做包地处理，避免与高速信号平行走线。
EMC 与 DFM
防护器件靠近接口放置、回流路径尽量短；按板厂工艺能力设定线宽线距与过孔，输出拼板与工艺边。
交付与验证
- 交付：Gerber、钢网、装配图、阻抗报告、贴片坐标、拼板图；
- 打样一次通过，未因设计问题改版。
应用价值
- 在 4 层板、60×40mm 板框内完成高密度布线与多路电源规划，控制了层数与成本；
- 差分阻抗与隔离处理到位，为以太网与 USB 的稳定通信打下基础；
- 一次打样通过，为客户节省了一轮改版周期；
- 按板厂工艺能力出图，减少与板厂的来回确认；
- 输出完整生产文件，可直接进入后续量产准备。